Навіть якщо частина високопродуктивних кремнієвих пластин із штучним інтелектом уже виробляється на території США, через те, що виробничі потужності для подальших етапів процесу дуже сильно зосереджені, ці напівпровідникові чипи все одно мають перевозитися морем через океан до Тайваню для виконання передового пакування. Така глобальна модель поділу праці, хоча й спирається на зрілу технологічну базу, водночас зробила «передове пакування» найбільш крихким вузьким місцем у поточному ланцюгу постачання для ШІ; цей матеріал — витяг із підсумку ключових моментів документального фільму CNBC.
Важливість пакування чипів для штучного інтелекту
Робочі навантаження штучного інтелекту потребують великого обсягу даних. Передові технології пакування (наприклад, CoWoS від TSMC або EMIB від Intel) дають змогу інженерам розміщувати високошвидкісну пам’ять із великою пропускною здатністю безпосередньо поруч із обчислювальними чипами в одному корпусі. Це створює надщільний, ефективний канал зв’язку, тим самим уникаючи вузького місця під час передавання даних.
Кожен AI-чип, незалежно від того, GPU це чи спеціалізований ASIC, у підсумку має бути підключений до друкованої плати, щоб працювати в стійці серверів. Передові технології пакування забезпечують необхідні з’єднання, які зазвичай включають десятки тисяч мікроскопічних дротинок, щоб ці потужні чипи могли взаємодіяти із зовнішнім світом. Оскільки темпи зростання потреби в таких високопродуктивних і складних конфігураціях перевищили очікування, обмежена потужність цих передових технологій пакування стала основним стримувальним фактором для галузі.
Передове пакування як ключ до прориву через «стіна пам’яті»
Традиційне виробництво напівпровідників робить акцент на мініатюризації транзисторів, але коли фізичні межі для одного чипа наближаються, Advanced Packaging «передове пакування» стає ключем до прориву через Memory Wall «стіна пам’яті». Завдяки інтеграції кількох обчислювальних ядер і High Bandwidth Memory, HBM (високошвидкісна пам’ять) в одному субстраті можна створити щільний і ефективний канал зв’язку, зменшивши затримку передавання даних. Нині технологічні тренди рухаються від 2.5D-пакування до 3D-інтеграції: у другому випадку через Die-to-Die stacking «вертикальне штабелювання чипів» суттєво скорочується фізична відстань передавання сигналів, що дозволяє інтегрувати ще вищу обчислювальну продуктивність у межах обмеженого простору в дата-центрі.
TSMC застосовує CoWoS у передовому пакуванні, щоб протистояти EMIB Intel
Дві найбільші фабрики з виробництва чипів на замовлення — TSMC та Intel — розробляють різні архітектури пакування під потреби штучного інтелекту. CoWoS (Chip on Wafer on Substrate), який використовує TSMC, застосовує кремнієвий інтерпозер (Silicon Interposer) як проміжний міст. Він має надзвичайно високу здатність до щільного трасування; наразі технологія вже розвинулася до CoWoS-L та інших специфікацій, що підтримують більші стекування пам’яті. Intel натомість розробляє технологію вбудованих мостів взаємоз’єднання між кристалами (EMIB): вона не використовує повнорозмірний інтерпозер, а вбудовує локальні кремнієві мости в плату (субстрат), щоб підвищити ефективність використання матеріалів і знизити вартість. Обидві компанії також окремо представили технології SOIC і Foveros Direct, змагаючись за лідерство на майбутньому ринку 3D-пакування.
Як розв’язати геополітичні ризики для ланцюга постачання?
Наразі потужності для передового пакування дуже зосереджені в Азії, особливо на Тайвані та в Південній Кореї. Така сильна географічна концентрація спричиняє дискусії щодо геополітики та логістичної ефективності, наприклад, коли частина чипів, вироблених у США, усе одно має повертатися на Тайвань для виконання останньої операції. Це не лише збільшує час перевезення, а й створює потенційні ризики в окремих регіонах і з політичного погляду. Щоб протидіяти цьому явищу, TSMC планує створити першу чергу заводів передового пакування в американському штаті Аризона, а Intel поступово розширює бізнес із пакування на території США. Це відображає те, що напівпровідникова галузь намагається розподілити виробничі вузли, щоб підвищити стійкість ланцюга постачання.
Темпи зростання попиту на ринок чипів штучного інтелекту перевищили прогнозовані очікування щодо інвестицій на початковому етапі галузі, через що в операціях пакування виникли помітні «вузькі місця» за потужностями. Оскільки лідери на кшталт Nvidia (NVIDIA) вже заздалегідь замовили більшу частину потужностей CoWoS у TSMC, іншим конкурентам і розробникам спеціалізованих інтегральних схем для конкретних застосувань (ASIC) стає складно виборювати потужності. Щоб пом’якшити дефіцит, основні виробники чипів на замовлення та сторонні професійні фабрики пакування і тестування (OSAT) швидко збільшують капітальні витрати, намагаючись задовольнити потреби ринку у високопродуктивних технологіях взаємоз’єднань шляхом розширення обладнання та виробничих потужностей.
Ця стаття «Чому AI-чипи, вироблені в США, мають перевозитися на Тайвань для пакування?» вперше з’явилася на «ChainNews ABMedia».
Застереження: Інформація на цій сторінці може походити від третіх осіб і не відображає погляди або думки Gate. Вміст, що відображається на цій сторінці, є лише довідковим і не є фінансовою, інвестиційною або юридичною порадою. Gate не гарантує точність або повноту інформації і не несе відповідальності за будь-які збитки, що виникли в результаті використання цієї інформації. Інвестиції у віртуальні активи пов'язані з високим ризиком і піддаються значній ціновій волатильності. Ви можете втратити весь вкладений капітал. Будь ласка, повністю усвідомлюйте відповідні ризики та приймайте обережні рішення, виходячи з вашого фінансового становища та толерантності до ризику. Для отримання детальної інформації, будь ласка, зверніться до
Застереження.
